Lloji i Aplikimit
EPO patents
Nënlloji i Aplikimit
EPO Patent
(10) Numri dhe Data e Regjistrimit
6124
2016.11.24
Status
Regjistruar
(180) Data e mbarimit të afatit
2033.12.20
(20) Numri dhe Data e Depozitimit
AL/P/2016/624
2016.11.16
(40) Numri dhe Data e Publikimit
2016.12.15
(86) Data dhe Numri Ndërkombëtar i Depozitimit
13822034.8
2013.12.20
Status
Regjistruar
Data dhe Numri Ndërkombëtar i Publikimit
EP2936493
2016.10.12
(30) Detajet e Prioritetit
| Kodi | ID e prioritetit |
|---|---|
| US | 201213721092 |
(51) Klasat e KNP-së (IPC)
(71/73) Aplikanti
| Aplikanti | Adresa |
|---|---|
| Qualcomm Incorporated | 5775 Morehouse Drive, San Diego, CA 92121 |
(72) Shpikës
| Emri | Adresa |
|---|---|
| DONG, Xiangyu | 5775 Morehouse Drive, San Diego, California 92121 , US |
| KIM, Jung Pill | 5775 Morehouse Drive, San Diego, California 92121 , US |
| SUH, Jungwon | 5775 Morehouse Drive, San Diego, California 92121 , US |
(74) Emri i Përfaqësuesit
| Emri | Adresa |
|---|---|
| Krenar Loloçi | Rr. Deshmoret e 4 Shkurtit, Pall.1/1, Kati 2, Tiranë , AL |
| Krenar Loloçi | Rr. Deshmoret e 4 Shkurtit, Pall.1/1, Kati 2, Tiranë , AL |
(54) Titull
MODULI CACHE MRAM I INTEGRUAR
(57) Abstrakt
(58) Pretendime
| Pretendim | Përshkrim |
|---|---|
| 1 | Një qark i integruar (200) që përmban: një processor (202a, 202b, 202c, 202d), një modul memorjeje të kujtesës së gjallë magnetike (MRAM) (218, 318), që përfshin një memorje tampon të nivelit të fundit MRAM (208a, 208b, 308,a, 308b) dhe një memorje kryesore MRAM (212, 312), e karakterizuar nga fakti që procesori (202°, 202b, 202c, 202d) është integruar mbi njëçip (216) dhe moduli MRAM është integruar mbi një çip të dytë (218) me një ndërfaqe (214) ndërmjet çipit të parë (216) dhe çipit të dytë (218), ndërfaqja (214) është e konfiguruar në mënyrë që të çiftojë procesorin (202a, 202b, 202c, 202d) dhe modulin MRAM (218, 318). |
| 2 | Qarku i integruar sipas pretendimit 1, ku moduli MRAM përfshin gjithashtu një logjikë të kontrollit të memorjes. |
| 3 | Qarku i integruar sipas pretendimit 1, ku moduli MRAM është prodhuar në formën e një kutie monobllok. |
| 4 | Qarku i integruar sipas pretendimit 1, ku moduli MRAM është prodhuar në formën e një shumësie kutish. |
| 5 | Qarku i integruar sipas pretendimit 1, ku memorja tampon e nivelit të fundit MRAM dhe memorja kryesore MRAM përfshijnë qeliza binare të transfertave spin MRAM (STT-MRAM). |
| 6 | Qarku i integruar i pretendimit 1, ku memorja kryesore MRAM është e ndarë në dy ose më shumë bateri memorjesh kryesore dhe ku memorQarja tampon e nivelit të fundit MRAM është e ndarë në dy ose më shumë bateri të memorjes tampon të nivelit të fundit dhe ku dy ose më shumë bateritë e memorjes tampon të nivelit të fundit janë formuar në formën e zgjatimeve të dy ose më shumë baterive të memorjes kryesore. |
| 7 | Qarku i integruar sipas pretendimit 1, ku moduli MRAM është formuar në formën e një arkitekture dydimensionale (2D) që përfshin memorjen kryesore MRAM në një pjesë qendrore dhe memorjen tampon të nivelit të fundit MRAM formuar mbi pragune parë të jashtëm të memorjes kryesore MRAM. |
| 8 | Qarku i integruar sipas pretendimit 7, që përfshin gjithashtu një shtresë logjike të formuar në pragun e dytë të jashtëm të memorjes kryesore MRAM. |
| 9 | Qarku i integruar sipas pretendimit 1, ku moduli MRAM është formuar sipas një forme të një arkitekture homogjene tredimensionale (3D) që përfshin memorjen kryesore MRAm të formuar mbi një ose disa plane të memorjes kryesore dhe memorja tampon e nivelit të fundit MRAM është e integruar në një ose më shumë plane të memorjes kryesore. |
| 10 | Qarku i integruar sipas pretendimit 7, përfshin gjithashtu një shtresë logjike të formuar në një plan të shtresës logjike parallel me një ose disa plane të memorjes kryesore. |
| 11 | Qarku i integruar sipas pretendimit 1, ku moduli MRAM është i formuar në formën e një arkitekture heterogjene tredimensionale (3D) që përfshin memorjen kryesore MRAM të formuar mbi një ose disa plane të memorjes kryesore dhe memorja tampon e nivelit të fundit MRAM dhe një shtresë logjike që janë integruar mbi një plan heterogjen parallel me një ose disa plane të memorjes kryesore. |
| 12 | Qarku i integruar sipas pretendimit 1, i integruar në një dispozitiv të përzgjedhur nga gjiri i grupit që përbëhet nga një decoder, një lexues muzikor, një lexues videosh, një njësi zbavitjeje, një dispozitiv lundrimi, një dispozitiv komunikimi, një asistent digjital personal (PDA), një njësi të dhënash me vendosje fikse dhe një kompjuter. |
| 13 | Një metodë prodhimi të qarkut të integruar (200), procesi përfshin: integrimin e një procesori (202a, 202b, 202c, 202d) dhe integrimin e një moduli MRAM (218, 318) që përfshin një memorje tampon të nivelit të fundit MRAM (208a, 208b, 308a, 308b) dhe një memorje kryesore MRAM (212,312), e karakterizuar nga fakti që integrimi i procesorit (202a, 202b, 202c, 202d) në çipin e parë (216) dhe moduli MRAM (218, 318) që përfshin një memorje tampon të nivelit të fundit MRAM (208a, 208b, 308a, 308b) dhe një memorje kryesore MRAM (212, 312) mbi çipin e dytë (218) dhe formimin e një ndërfaqeje (214) ndërmjet çipit të parë (216) dhe çipit të dytë (218), ndërfaqja (214) çiftëzon procesorin (202a, 202b, 202c, 202d) dhe modulin MRAM (218, 318). |
| 14 | Procesi sipas të cilit pretendimi 13, përfshin gjithashtu integrimin e një kontrolluesi të memorjes dhe një logjikë të kontrolluesit të memorjes tampon mbi çpin e dytë. |
| 15 | Procesi i sipas pretenimit 13, ku memorja tampon e nivelit të fundit MRAM dhe memorja kreysore MRAM përfshijnë qelizat binare të tranfertës spin MRAM (STT-MRAM). |